Compuerta Nand

3.4. COMPUERTA NAND (FUNCIÓN NO-Y)

     Se puede comparar la función NO-Y a un tipo de razonamiento en el cual la conclusión deja de existir cuando existen a un mismo tiempo todas las premisas. La conclusión existe cuando falta alguna premisa, incluyendo el caso de que no exista ninguna. 

     Por ejemplo: “cuando tengo pan y agua, no paso hambre”, las premisas son “pan” y “agua”, en tanto que la conclusión es “hambre”. Se puede observar que, paso abre cuando no tengo pan y no tengo agua. Paso hambre cuando tengo pan y no tengo agua. Paso hambre también, cuando no tengo pan y sí tengo agua. Sin embargo, el hambre deja de existir cuando tengo, al mismo tiempo, el pan y el agua. 

3.4.1. COMPUERTA NAND (FUNCIÓN NO-Y) ELEMENTAL 

     La forma más sencilla de realizar una función NO-Y de dos entradas, que llamaremos A y B, mediante componentes eléctricos, es la señalada en el circuito de la figura 3.29. Ambas entradas son dos interruptores A y B y admitiremos que existen cuando están cerrados, mientras que admitiremos su no existencia cuando estén abiertos. La salida del circuito será la lámpara Y, que existirá cuando esté encendida y dejará de existir cuando esté apagada. 

Figura 3.29 Circuito función NO-Y con componentes eléctricos elementales 

     Cuando A está cerrado y B está cerrado, Y no está encendida.

     Ahora; A no está cerrado, B no está cerrado, Luego Y sí está encendida.

     Ahora; A no está cerrado, B sí está cerrado, Luego Y sí está encendida.

     Ahora; A sí está cerrado, B no está cerrado, Luego Y sí está encendida.

     Ahora; A sí está cerrado, B sí está cerrado, Luego Y no está encendida. 

     Evidentemente, la lámpara Y no estará encendida cuando simultáneamente los interruptores A y B estén cerrados, puesto que entonces la corriente pasará a través de ellos y no a través de la lámpara. 

3.4.2. COMPUERTA NAND (FUNCIÓN NO-Y) A TRANSISTORES 

     Continuando con la misma lógica empleada hasta ahora, se puede conseguir un circuito electrónico capaz de desarrollar una función del tipo NO-Y. las entradas, en vez de interruptores, estarán constituidas por niveles de tensión; admitiéndose su existencia cuando el nivel lógico de tensión sea ALTO y su no existencia cuando sea BAJO. Lo mismo ocurrirá con la salida, en donde en vez de una lámpara encendida, se obtendrá un nivel lógico de tensión ALTO cuando exista, mientras que cuando no exista, el nivel de tensión será BAJO. 

     El circuito transistorizado que realiza la función NO-Y es el correspondiente a la figura 3.30

Figura 3.30 Circuito electrónico transistorizado, que realiza la función NO-Y 

     Teniendo en cuenta los cuatro posibles casos de combinación de los niveles aplicados a las entradas A y B, los componentes del circuito se encontrarán en el siguiente estado: 

-       Cuando A = L y B = L (ambas entradas valor BAJO)

Q1 estará en corte

Q2 estará en corte

Q3 estará en corte

Q4 estará en saturación

Q5 estará en  corte

Y = H (salida en nivel ALTO) 

-       Cuando A = L y B = H (una entrada BAJA y otra ALTA) 

Q1 estará en corte

Q2 estará en saturación

Q3 estará en corte

Q4 estará en saturación

Q5 estará en  corte

Y = H (salida en nivel ALTO) 

-       Cuando A = H y B = L (una entrada ALTA y otra BAJA)

Q1 estará en saturación

Q2 estará en corte

Q3 estará en corte

Q4 estará en saturación

Q5 estará en  corte

Y = H (salida en nivel ALTO) 

-       Cuando A = H y B = H (ambas entradas en nivel ALTO)

Q1 estará en saturación

Q2 estará en saturación

Q3 estará en saturación

Q4 estará en corte

Q5 estará en  saturación

Y = L (salida en nivel BAJO) 

3.4.3. OSCILOGRAMAS DE LA COMPUERTA NAND (FUNCIÓN NO-Y) 

     Los oscilogramas son los gráficos correspondientes a los niveles de tensión que se aplican a las entradas de los circuitos, y que también se obtienen a la salida de éstos, en función del tiempo. 

     En la figura 3.31. se han dibujado los niveles aplicados a las entradas A y B, y el obtenido a la salida Y de un circuito lógico que es una función NO-Y, como la que se ha dibujado en la figura 3.30

     En la parte superior de la figura se han dibujado diferentes valores del nivel aplicado a la entrada A. En la parte central de la figura aparecen los niveles de tensión que se aplican a la entrada B. Finalmente en la parte inferior se puede apreciar el oscilograma de la salida Y, teniendo en cuenta en todo momento los diferentes valores que se han dado a las entradas. 

Figura 3.31 Oscilograma de la compuerta NAND (función NO-Y) 

3.4.4. SÍMBOLO DE LA COMPUERTA NAND (FUNCIÓN NO-Y) 

     El símbolo lógico representativo de la función NO-Y se ha dibujado en la figura 3.32. Se ha puesto un ejemplo con dos entradas. 

     Como se puede apreciar, este símbolo es casi igual al que se emplea para representar la función Y. Solamente se diferencia en el pequeño círculo que se coloca a la salida y que es representativo del cambio de lógica que se produce entre la entrada y la salida del circuito NO-Y.

Figura 3.32 Símbolo de la compuerta NAND (función NO-Y) 

3.4.5. TABLA DE VERDAD DE LA COMPUERTA NAND (FUNCIÓN NO-Y) 

     Una función NO-Y de dos entradas A y B contendrá cuatro líneas. Cada una de estas líneas se puede asociar a uno de los casos de funcionamiento descritos en el apartado 3.4.2. y a uno de los tiempos del oscilograma que se ha dibujado en la figura 3.31

Entradas		Salidas
B	A	Y
0	0	1
0	1	1
1	0	1
1	1	0

Figura 3.33 Tabla de verdad de la compuerta NAND (función NO-Y) 

3.4.6. FÓRMULA DE LA COMPUERTA NAND (FUNCIÓN NO-Y) 

     Como se trata de un circuito lógico inversor de lógica, deberá tenerse especial cuidado a la hora de interpretar la fórmula algebraica que este circuito realiza. 

     La fórmula característica que describe el comportamiento de la puerta NAND (función NO-Y) es:

3.4.7. COMPUERTA NAND (FUNCIÓN NO-Y) CON CIRCUITOS INTEGRADOS 

     Entre las características que se utilizan en las especificaciones de los circuitos integrados tenemos: 

      Vcc = tensión de alimentación. La tensión de alimentación tiene una tolerancia de un 5% en más y en menos. 

     ICC = corriente de alimentación. Es el consumo de corriente continua, por cada función integrada, para una tensión de alimentación máxima y durante la mitad de tiempo de cambio de nivel a la salida de la función. 

     ICCL = corriente de alimentación para todas las salidas en nivel BAJO. 

     ICCH = corriente de alimentación para todas las salidas en nivel ALTO. 

     Estos valores se dan para una Temperatura ambiente de 25ºC y un  máximo. 

3.4.7.1. CIRCUITO INTEGRADO TTL 74LS00 

     Es un circuito que se presenta bajo una capsula de 14 pines (DIL 14), que se alimenta con 0V por el pin 7 (GND) y con 5V (VCC) por el pin número 14.

     En su interior contiene cuatro funciones NO-Y de dos entradas cada función. Las entradas de estas funciones son los pines 1 y 2, 4 y 5, 9 y 10, 12 y 13. Las salidas respectivas son los pines 3, 6, 8 y 11. 

     Los valores típicos de sus características son: 

     VCC = 5V

     VCC (mím) = 4,75V

     VCC (máx)= 5,25V 

     ICC = 2mA. 

     ICCL = 22mA. 

     ICCH = 8mA.

Figura 3.34 Distribución de pines del circuito integrado 74LS00 

La figura 3.35 muestra la simulación de la compuerta NAND TTL en el software PROTEUS 8.13. 

Figura 3.35. Circuito TTL para comprobar la compuerta NAND (función NO-Y) 

3.4.7.2. CIRCUITO INTEGRADO CMOS 4011 

     una desventaja de los CMOS respecto a los TTL es el tiempo que tarda en propagarse un cambio de nivel (flanco) desde las entradas hasta la salida de una función lógica. 

     Un circuito integrado CMOS que cumple con la función NO-Y se muestra en la figura 3.36. Es un circuito que se presenta bajo una capsula de 14 pines (DIL 14), que se alimenta con 0V por el pin 7 (GND) y con 15V (VDD) por el pin número 14. En su interior contiene cuatro funciones NO-Y de dos entradas cada función. Las entradas de estas funciones son los pines 1 y 2, 5 y 6, 8 y 9, 12 y 13. Las salidas respectivas son los pines 3, 4, 10 y 11. 

Figura 3.36 Distribución de pines del circuito integrado 4011 

La figura 3.37 muestra la simulación de la compuerta NAND CMOS en el software PROTEUS 8.13.

 

Figura 3.37. Circuito CMOS para comprobar la compuerta NAND (función NO-Y) 

3.4.8. MONTAJE EN PROTOBOARD DE UNA COMPUERTA NAND 

Figura 3.35. Compuerta NAND en Protoboard 

3.4.9. SIMULACIÓN DE UNA COMPUERTA NAND EN PROTEUS

3.4.10. IMPLEMENTACIÓN DE UNA COMPUERTA NAND EN ISE DESIGN DE XILINX

3.4.10. IMPLEMENTACIÓN DE UNA COMPUERTA NAND EN VIVADO DE XILINX