4.3. COMPUERTA OR DE 3 ENTRADAS
4.3.1. CIRCUITO ELECTRICO
Una compuerta OR de 3 entradas se puede describir mediante el circuito eléctrico de la figura 4.24
Para analizar el circuito partimos de que el interruptor abierto es un BAJO (“0” lógico) y que el interruptor cerrado es un ALTO (“1” lógico). Lámpara apagada es un BAJO (“0” lógico) y lámpara encendida es un ALTO (“1” lógico).
Se puede deducir que la lámpara enciende
(“1” lógico) cuando cualquiera de los tres interruptores está cerrado (“1”
lógico). Solamente cuando los tres interruptores están abiertos (“0” lógico) la
lámpara no encenderá (“0” lógico).
Figura 4.24 Compuerta OR de 3 entradas con componentes eléctricos
4.3.2. COMPUERTA OR DE 3 ENTRADAS A TRANSISTORES
Un circuito electrónico con transistores bipolares que cumple a cabalidad con la implementación de una compuerta OR de 3 entradas se muestra en la figura 4.25
Al tener 3 entradas una compuerta, se
presentan 8 posibles combinaciones entre sus entradas la cual detallaremos en
su tabla de verdad.
Figura 4.25 Compuerta OR de 3 entradas con transistores
4.3.3. OSCILOGRAMAS DE LA COMPUERTA OR DE 3 ENTRADAS
En la figura 4.26. se han dibujado los niveles aplicados a las entradas A, B y C, y el obtenido a la salida Y de un circuito lógico, como la que se ha dibujado en la figura 4.25
Entre 0 y 50ns, se aplican los niveles de voltaje: A = BAJO, B = BAJO y C = BAJO. Obteniéndose a la salida, Y = BAJO.
Entre 50 y 100ns, se aplican los niveles de voltaje: A = ALTO, B = BAJO y C = BAJO. Obteniéndose a la salida, Y = ALTO.
Entre 100 y 150ns, se aplican los niveles de voltaje: A = BAJO, B = ALTO y C = BAJO. Obteniéndose a la salida, Y = ALTO.
Entre 150 y 200ns, se aplican los niveles de voltaje: A = ALTO, B = ALTO y C = BAJO. Obteniéndose a la salida, Y = ALTO.
Entre 200 y 250ns, se aplican los niveles de voltaje: A = BAJO, B = BAJO y C = ALTO. Obteniéndose a la salida, Y = ALTO.
Entre 250 y 300ns, se aplican los niveles de voltaje: A = ALTO, B = BAJO y C = ALTO. Obteniéndose a la salida, Y = ALTO.
Entre 300 y 350ns, se aplican los niveles de voltaje: A = BAJO, B = ALTO y C = ALTO. Obteniéndose a la salida, Y = ALTO.
Entre 350 y 400ns, se aplican los niveles de voltaje: A = ALTO, B = ALTO y C = ALTO. Obteniéndose a la salida, Y = ALTO.
Figura 4.26 Oscilograma de la compuerta OR de 3 entradas
4.3.4. SÍMBOLO DE LA COMPUERTA OR DE 3 ENTRADAS
El símbolo de la compuerta OR de 3
entradas viene representado en la figura 4.27.
Figura 4.27 Símbolo de la compuerta OR de 3 entradas
4.3.5. TABLA DE VERDAD DE LA COMPUERTA OR DE 3 ENTRADAS
En primer lugar, y como ya se habrá observado, la tabla de verdad de la compuerta OR de 3 entradas debe contener un total de ocho filas, correspondientes a los ocho casos posibles descritos en la sección 4.3.3, por medio de los cuales se puede llegar de modo diferente a la obtención del valor del nivel de la salida
|
Entradas |
Salida |
||
|
C |
B |
A |
Y |
|
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
1 |
|
0 |
1 |
1 |
1 |
|
1 |
0 |
0 |
1 |
|
1 |
0 |
1 |
1 |
|
1 |
1 |
0 |
1 |
|
1 |
1 |
1 |
1 |
Figura 4.28 Tabla de verdad de la compuerta OR de 3 entradas
La tabla de verdad nos muestra que para que con cualquier “1” que exista en una de sus entradas , habrá un “1” en la salida.
4.3.6. FÓRMULA DE LA COMPUERTA OR DE 3 ENTRADAS
De la tabla de verdad de la figura 4.28, se ve claramente que se puede aplicar la operación suma inclusiva a todas las líneas de la tabla, por lo que diremos que la fórmula de esta función O es, para lógica positiva:
Y = C + B + A
Esta fórmula se lee: Y es igual a C más B más A.
4.3.7. COMPUERTA OR DE 3 ENTRADAS CON CIRCUITOS INTEGRADOS
En este apartado se describirán los circuitos integrados que contienen compuertas lógicas OR de 3 entradas.
4.3.7.1. CIRCUITO INTEGRADO TTL
La familia TTL no cuenta con circuitos integrados que cumplan con la compuerta OR de 3 entradas
4.3.7.2. CIRCUITO INTEGRADO CMOS 4075
La figura 4.29 muestra el pinout del circuito integrado CMOS 4075
Los 0 voltios (GND), de todos los circuitos se proporcionan a través del pin 7, mientras que los 15 voltios (VDD) se conectan al pin 14. Las entradas de las tres compuertas OR son: 1, 2 y 8; 3 , 4 y 5; 11, 12 y 13, y las salidas respectivas: 9, 6 y 10.
Figura 4.29 Distribución de pines del circuito integrado 4075
La figura 4.30 muestra la
simulación de la compuerta OR de 3 entradas CMOS en el software PROTEUS 8.13.
Figura 4.30. Circuito CMOS para comprobar la compuerta OR de 3 entradas
4.3.8. IMPLEMENTACIÓN DE UNA COMPUERTA OR DE 3 ENTRADAS CON COMPUERTAS OR DE 2 ENTRADAS
En algunas ocasiones no se encuentran en el comercio circuitos integrados con compuertas lógicas de más de dos entradas. Se hace entonces necesario implementar las compuertas de tres entradas colocando compuertas de dos entradas en serie, tal como se muestra en la figura 4.31
Figura 4.31. Compuerta OR de 3 entradas implementada con compuertas Or de 2 entradas
El análisis de este circuito lo podemos
realizar mediante una tabla de verdad. Se realiza primero la salida parcial
entre las entradas C y B, y luego se realiza la salida total Y entre la salida
parcial C.B y la entrada A.
Se puede apreciar que la salida total Y es idéntica a la de la tabla de verdad de la figura 4.28
|
Entradas |
Salidas |
|||
|
C |
B |
A |
C + B |
Y |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
0 |
1 |
|
0 |
1 |
0 |
1 |
1 |
|
0 |
1 |
1 |
1 |
1 |
|
1 |
0 |
0 |
1 |
1 |
|
1 |
0 |
1 |
1 |
1 |
|
1 |
1 |
0 |
1 |
1 |
|
1 |
1 |
1 |
1 |
1 |
Figura 4.32 Tabla de verdad de la figura 4.31
4.3.9. MONTAJE EN PROTOBOARD DE UNA COMPUERTA AND
Figura 4.33. Compuerta Or de 3 entradas en Protoboard
No hay comentarios.:
Publicar un comentario