5.1. COMPUERTA AND
Una compuerta AND está representada por el símbolo dibujado en la figura 5.1 y por la tabla de verdad dibujada en la figura 5.2
Figura 5.1 Símbolo de la compuerta AND
|
Entradas |
Salida |
|
|
B |
A |
Y |
|
0 |
0 |
0 |
|
0 |
1 |
0 |
|
1 |
0 |
0 |
|
1 |
1 |
1 |
Figura 5.2 Tabla de verdad de la compuerta AND
Una compuerta AND puede ser implementada con una compuerta NAND y un inversor a la salida, tal como se muestra en la figura 5.3
Figura 5.3 Compuerta AND implementada con una compuerta NAND y un inversor en su salida
El análisis del circuito lo podemos hacer mediante una tabla de verdad como la que se muestra en la figura 5.4
|
Entradas |
Salidas |
||
|
B |
A |
(B.A)' |
Y |
|
0 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
1 |
Figura 5.4 Tabla de verdad del circuito de la figura 5.3
Como se puede apreciar la salida Y es idéntica a la salida de la tabla de verdad de la figura 5.2
Una compuerta AND puede ser implementada con una compuerta NOR e inversores en sus entradas, tal como se muestra en la figura 5.3
Figura 5.3 Compuerta AND implementada con una compuerta NOR e inversores en sus entradas
El análisis del circuito lo podemos hacer mediante una tabla de verdad como la que se muestra en la figura 5.4
|
Entradas |
Salidas |
|||
|
B |
A |
B' |
A' |
Y |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
1 |
0 |
0 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
1 |
Figura 5.4 Tabla de verdad del circuito de la figura 5.27
Como se puede apreciar la salida Y es idéntica a la salida de la tabla de verdad de la figura 5.2
Una compuerta AND puede ser implementada con una compuerta OR e inversores en sus entradas y a la salida, tal como se muestra en la figura 5.5
Figura 5.5 Compuerta AND implementada con una compuerta OR e inversores en sus entradas y salida
El análisis del circuito lo podemos hacer
mediante una tabla de verdad como la que se muestra en la figura 5.6
|
Entradas |
Salidas |
||||
|
B |
A |
B' |
A' |
B' + A' |
Y |
|
0 |
0 |
1 |
1 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
0 |
|
1 |
0 |
0 |
1 |
1 |
0 |
|
1 |
1 |
0 |
0 |
0 |
1 |
Figura 5.6 Tabla de verdad del circuito de la figura 5.5
Como se puede apreciar la salida Y es
idéntica a la salida de la tabla de verdad de la figura 5.2
IMPLEMENTACIÓN CON ISE DESIGN SUITE DE XILINX
IMPLEMENTACIÓN CON VIVADO DE XILINX
No hay comentarios.:
Publicar un comentario